??
【專利號(申請?zhí)?】03130996.8
【公開(公告)號】CN1549320
【申請人(專利權(quán))】相互股份有限公司
【申請日期】2003-5-12 0:00:00
【公開(公告)日】2004-11-24 0:00:00
本發(fā)明是一種多層線路的薄型集成電路封裝方法，是令一基板(銅板)表面是先顯影蝕刻后再重復做曝光顯影、電鍍等手段以形成第一導電線路層，于此導電線路層上是壓合有至少一層背膠銅箔層，利用該背膠銅箔層再形成有第二導電線路層，并與前第一導電線路層構(gòu)成電氣連接，如此重復疊構(gòu)出多層線路，再令晶粒連接于前述導電線路層上并采灌膠封裝步驟覆以一層保護膠體；又，前述基板是自底面再作回蝕刻，而顯露出前述導電線路，故制成的成品厚度將可有效減小，據(jù)此縮減組件體積。
