??
在大多數(shù)邏輯應(yīng)用中，各種集成電路通常都具有與眾不同的獨特性能。例如，這種芯片可以更快地完成復(fù)雜的動畫制作，那種芯片(比如模擬／數(shù)字轉(zhuǎn)換器)可以支持更高的帶寬，而另外一種芯片(比如通用微處理器)每秒鐘可以完成更多的運算周期。
對邏輯器件而言，性能的提高將導(dǎo)致銷售量的增加，平均銷售價格也可能會隨之提高。性能的提高證明在先進(jìn)工藝和設(shè)備方面的投資是物有所值的。處于領(lǐng)先地位的制造商都會比競爭對手更早地引入新技術(shù)以保持其領(lǐng)先地位。
存儲器則有所不同。對于某類存儲器而言，最重要的衡量標(biāo)準(zhǔn)是每比特的單位成本。雖然閃存(flash)、動態(tài)隨機(jī)存儲器(DRAM)和靜態(tài)存儲器(SRAM)的功能各不相同，但是DRAM芯片之間卻異常相像，無論其制造商是否一樣。存儲器足一種通用商品，在通用商品市場中只有最便宜的產(chǎn)品才能最終勝出。
因此，與邏輯器件制造商相比，存儲器制造商對生產(chǎn)成本更加敏感。處于領(lǐng)導(dǎo)地位的存儲器供應(yīng)商“吝嗇地數(shù)著每一分錢”，在引入昂貴的先進(jìn)工藝方面很不情愿和樂意。對成本的關(guān)注造成了工藝工程師和電路設(shè)計者之間的兩難選擇。縱觀歷史，存儲器生產(chǎn)商一直在利用等比例縮小電路的方法降低成本。如果每片晶圓上能夠得到更多的存儲器單元數(shù)，同時保持晶圓成本不變，那么每個存儲器單元的單位成本就降低了。然而，先進(jìn)的亞波長光刻足卜分昂貴的，它需要最先進(jìn)的曝光機(jī)、經(jīng)過分辨率增強(qiáng)技術(shù)處理的復(fù)雜掩膜版以及更加嚴(yán)格的工藝控制。成品率對存儲器成本的控制來說也是至關(guān)重要的，但是由于要在更小的工藝窗門內(nèi)實現(xiàn)高度優(yōu)化的光刻工藝，因此要達(dá)到很高的成品率就變得越來越困難了。
作為對上述兩難選擇的響應(yīng)，制造商正在日益推廣自對準(zhǔn)電路結(jié)構(gòu)的應(yīng)用。盡管具體細(xì)節(jié)會由于應(yīng)用領(lǐng)域的不同而有所差異，但是白對準(zhǔn)結(jié)構(gòu)都足采用刻蝕和淀積工藝來幫助形成某些特殊形狀的結(jié)構(gòu)，將光刻處理次數(shù)和復(fù)雜度降低到最小程度。例如，白對準(zhǔn)晶體管制作工藝只需一塊掩膜版，就可以完成側(cè)間隙壁(spacer)和氮化硅硬掩膜層的淀積，然后在spacer的空隙進(jìn)行溝道離子注入、柵氧化層以及柵電極的淀積。存儲器陣列可以利用位線和側(cè)墻來對齊后續(xù)淀積步驟。白對準(zhǔn)結(jié)構(gòu)主要足依靠淀積在合理的成本控制范圍內(nèi)進(jìn)行較好的工藝控制。大家知道，淀積通常足很容易被理解和控制而且不太昂貴的工藝。
在這些技術(shù)的具體應(yīng)用中，存儲器陣列的規(guī)則排列起到非常重要的作用。大多數(shù)分辨率增強(qiáng)技術(shù)(從光學(xué)近似性校正到強(qiáng)相位移掩膜版)在周期性陣列中的應(yīng)用效果比在隨機(jī)圖形中的應(yīng)用效果要好。通常，用一個或者多個線條及其間隙制作某結(jié)構(gòu)時，其光刻成本比用一個或者多個隨機(jī)圖形來實現(xiàn)時要低。
平坦化技術(shù)，比如化學(xué)機(jī)械拋光(CMP)和回蝕在自對準(zhǔn)結(jié)構(gòu)的制作中也起到了非常重要的作用。通過刻蝕或拋光工藝將所需結(jié)構(gòu)之外的材料去除后，薄膜材料實際上可以起到自對準(zhǔn)作用。例如，鎢通孔的制備就采用了該方法。該工藝?yán)媒橘|(zhì)層作為高選擇比鎢去除的刻蝕停止層。銅嵌入式互連的制作則利用CMP除去多余的銅金屬，僅留下鑲嵌在介質(zhì)層中的銅連線。隨著CMP工藝的日益成熟，該方法已經(jīng)成為自對準(zhǔn)結(jié)構(gòu)作中十分成熟的大眾化工藝。之前，該工藝足很困難的實驗性技術(shù)，只有在絕對必要時才采用。
最初，CMP技術(shù)的引入是為了在鋁金屬互連工藝中對介質(zhì)層進(jìn)行平坦化處理。盡管CMP在銅嵌入式互連中的應(yīng)用涉及多個工藝步驟，但足CMP在氧化層平坦化工藝中應(yīng)用的“悠長”歷史使之變得更加成熟，更加為我們所深入認(rèn)識。
氧化層的平坦化比較簡單。在嵌入式互連結(jié)構(gòu)中，CMP工藝所處理的裸露表面至少由三種完全不同的材料組成：銅、金屬阻擋層和介質(zhì)層。而淺溝道隔離(STl)中，裸露表面只包含硅及其氧化物--STICMP足最常用的氧化物平坦化工藝。這兩種材料的拋光特性早就為人所熟知，有很多具有不同選擇比的研磨漿可供選擇。由于圖形效應(yīng)的影響，存儲器陣列之間的規(guī)則排列可以將工藝偏差降低到最小程度。簡而言之，STICMP是適用性很強(qiáng)、早就被人們所深入了解和掌控的工藝。
嵌入式212藝在高密度存儲器中的應(yīng)用在成功應(yīng)用STI工藝的基礎(chǔ)上，先進(jìn)的存儲器結(jié)構(gòu)在盡量降低光刻復(fù)雜性的同時，其結(jié)構(gòu)變得越來越復(fù)雜。例如，三星公司的ChangWooOh及其同事在20041EEE電子器件會議(1EDM)上提出了一種嵌入式鰭狀場效應(yīng)晶體管(FinFET)結(jié)構(gòu)。制作該結(jié)構(gòu)時，首先要形成一個被氧化物所包圍的很窄的硅“鰭”。氧化物需要進(jìn)行拋光處理，使其表面與硅表面平齊。然后，利用氮化硅硬掩模暴露出柵區(qū)。通過刻蝕工藝可以在“鰭”周圍的氧化層中切出凹槽結(jié)構(gòu)。去掉光刻膠后，再利用多晶硅填充凹槽區(qū)以形成柵結(jié)構(gòu)。然后，通過CMP工藝去除多余的多晶硅和控制多晶硅層的厚度。其中，氮化硅層足CMP的拋光停止層。接著，去掉氮化硅，在鰭狀結(jié)構(gòu)末端進(jìn)行離子注入，得到晶體管的源極和漏極。對存儲器單元而言，向柵結(jié)構(gòu)中注入氮氣和氧氣可以形成由氧化物一氮化物一氧化物組成的電容結(jié)構(gòu)。
三星公司的Yong-SungKim及其同事在20051EDM會議上提出了改進(jìn)方法，改進(jìn)后的方法對光刻來說更為有利。新方法采用了兩層氮化硅。第一層氮化硅作為溝道隔離氧化物的拋光停止層。氮化硅上的窗口可以作為淺溝道隔離(STI)刻蝕的掩膜板。然后在刻蝕后的STI孔洞中填入氧化物并進(jìn)行拋光處理。與傳統(tǒng)STI工藝不同，氧化物拋光至與氮化物掩模相平齊，而不是與硅表面相平齊。接著，利用由規(guī)則性孔洞陣列組成的接觸式掩膜版在氧化層上刻蝕出凹槽結(jié)構(gòu)。與改進(jìn)前的方法不同，這些凹槽結(jié)構(gòu)用第二層氮化硅填充，并拋光至與前一氮化層相平齊。最終結(jié)構(gòu)由氧化物線條和氮化物間隔交替組成，并形成埋在下面的柱狀氧化物。
接下來，利用掩膜版對場氧進(jìn)行刻蝕，形成一個由氧化物隔離開的棋盤結(jié)構(gòu)，從而對硅線進(jìn)行了分隔，并在相鄰氧化區(qū)之間形成凹槽結(jié)構(gòu)。然后去除氮化硅，將多晶硅填充到凹槽結(jié)構(gòu)中，形成一個由柱狀氧化物隔離開的鰭狀場效應(yīng)晶體管(FinFET)陣列。
這些材料的拋光特性很容易被理解和掌握。根據(jù)司未來CMP技術(shù)部主管LeeCook所言，在氧化物、氮化物和硅三者之間進(jìn)行選擇比的調(diào)整并不困難。CMP的平坦化長度很大，可以為下一步光刻工藝提供平整的表面，從而允許制造商通過犧牲場區(qū)深度來換取更高的分辨率。
盡管如此，這些器件的結(jié)構(gòu)仍然極其微小。在60納米節(jié)點，“鰭”狀結(jié)構(gòu)的硅溝道寬度只有30nm，結(jié)構(gòu)頂部柵長為45nm，側(cè)墻柵長為60nm。在這么小的尺度下，任何機(jī)械工藝的操作都很難進(jìn)行。盡管周圍有氧化物保護(hù)，狹窄的鰭狀結(jié)構(gòu)在拋光過程中仍然很容易被拉斷和遭到破壞。RohmandHaas公司研磨漿技術(shù)部主管HeatherRayle稱，相對較硬的拋光墊可以得到更大的平坦化長度，這是因為較硬的襯墊可以將突起區(qū)域研磨掉，不一定非得遵循原有的晶圓表面結(jié)構(gòu)。但是，硬襯墊很容易造成劃痕及其它缺陷。
對這些結(jié)構(gòu)而言，清洗也非常關(guān)鍵。刻蝕和化學(xué)機(jī)械拋光的殘余物很容易滯留在微細(xì)結(jié)構(gòu)中。據(jù)Cook稱，滯留在凹槽中的氮化物或多晶硅的刻蝕殘留物很難被清除干凈。兆頻超聲波振動有可能導(dǎo)致機(jī)械損傷，但是它可能足清除粘附粒子的最好辦法了。標(biāo)準(zhǔn)化學(xué)清洗試劑會從表面去除掉某些材料，從而使結(jié)構(gòu)的尺寸控制變得更加困難。應(yīng)用材料公司Maydan技術(shù)中心首席技術(shù)官MikeSmayling強(qiáng)調(diào)說，一套成功的工藝流程需要蝕刻、CMP、清洗和淀積等整套工序的完美組合。盡管要面臨如此眾多的挑戰(zhàn)和難題，嵌入技術(shù)和自對準(zhǔn)結(jié)構(gòu)的優(yōu)勢仍然不可忽視。雖然CMP足較為昂貴的工藝，但是白光刻，特別是最先進(jìn)的光刻工藝相比CMP要便宜得多。
雖然邏輯器件制造商在好幾代工藝之前就開始使用銅互連技術(shù)了，但是大多數(shù)存儲器制造商仍然采用鋁金屬互連技術(shù)。盡管銅連線有很多好處，但是由于存儲器不像邏輯器件那樣容易受到互連線電阻的限制，再加上成本較高和容易受銅污染等因素的影響，迄今為止還不能證明是否值得在存儲器中采用銅制程。Cook進(jìn)一步解釋說，隨著特征尺寸的縮小和陣列密度的增大，電遷徙(EM)問題逐漸突顯出來。存儲器制造商正在考慮是否要轉(zhuǎn)銅嵌入式互連工藝。除了銅本身對CMP的需求外，銅的引入對鎢栓塞通孔工藝也有一定的影響。標(biāo)準(zhǔn)的鎢工藝具有高度選擇性，它要求在不損傷介質(zhì)層的同時去掉多余的鎢。該工藝會在鎢通孔頂部形成凹槽結(jié)構(gòu)。殘余物很容易陷落和滯留在凹槽內(nèi)，從而使得通孔性能變差。拋光技術(shù)的新挑戰(zhàn)：FeRAM和MRAM展望未來，新的非揮發(fā)性存儲器設(shè)計比如磁阻存儲器(MRAM)和鐵電存儲器(FeRAM)將給CMP技術(shù)帶來更大的新挑戰(zhàn)。例如，MRAM足基于電子自旋進(jìn)行工作的一種存儲器。MRAM由三層結(jié)構(gòu)組成：中間為絕緣層，兩邊為磁性極板。其中一邊足極性已知的永久磁體。隨著電場的變化，另一極板的電子自旋方向會出現(xiàn)平行和相反兩種狀態(tài)，從而改變整個器件的電阻。盡管所用材料不同，。FeRAM也存在類似問題。它們將信息存儲在鐵電材料層的剩余極化中，典型材料為鋯鈦酸鉛(PZT)。FeRAM最具挑戰(zhàn)性的工藝問題足對貴金屬電極(通常足鉑或銥)的要求很高。這些金屬極難刻蝕，能夠抵制大多數(shù)化學(xué)試劑的腐蝕。通常，CMP足化學(xué)和機(jī)械作用的結(jié)合，確切的機(jī)理與不同材料的使用相關(guān)。但是一般來說，研磨漿的化學(xué)組分可以在研磨表面形成被軟化的反應(yīng)層，然后通過研磨漿中的研磨粒子將其除去。機(jī)械作用較小的研磨漿一其研磨粒子較小且較軟、濃度較低，下壓力也比較小一所產(chǎn)生的機(jī)械刮傷及其它缺陷通常也比較少。
至今仍不清楚對FeRAM中的貴金屬電極而言怎樣的化學(xué)和機(jī)械組合才能最有效地進(jìn)行材料的去除。由高濃度硝酸和鹽酸組成的發(fā)煙溶液王水可以溶解金屬鉑。不幸的足，它也會溶解其它材料，所以不太可能為工藝工程師所歡迎和接受。類似地，CMP處理后的殘留物去除也成為棘手的難題。SEZ公司負(fù)責(zé)新技術(shù)的主管LeoArcher解釋說，鉑的殘余物會電離，所以利用螫合劑也許可以將它們從硅片上帶走。銥則不同，它足最硬的和最不易發(fā)生化學(xué)反應(yīng)的金屬之一，甚至能夠抵抗王水的侵蝕。雖然熔鹽可以和銥發(fā)生化學(xué)反應(yīng)，但是同樣也不會為工藝工程師所歡迎和接受。
因為廠商還不知道將來會使用哪些材料，甚至連制造商會采用哪些器件類型都不清楚，所以開發(fā)有效的研磨漿和CMP處理后的清洗試劑非常困難。雖然傳統(tǒng)存儲器對所使用的材料進(jìn)行了清晰的定義，但是各種MRAM和FeRAM的設(shè)計都采用了獨特的材料及其組合，很可能需要與之相對應(yīng)和獨特的拋光材料與試劑。
顯然，制造商已經(jīng)不再害怕使用CMP工藝了。在前段(FEOL／應(yīng)用中，CMP結(jié)果顯示它可以提供可靠的性能和得到很高的成品率。CMP已經(jīng)成為一種制作自對準(zhǔn)垂直結(jié)構(gòu)的有力工具，而不再是一種實驗性工藝了。不管今后會采用哪些新的存儲器形式，CMP顯然是制作那些特殊結(jié)構(gòu)的關(guān)鍵工藝之一。
