??
在過(guò)去的幾年中，工業(yè)界對(duì)3D技術(shù)的興趣與日俱增，因?yàn)槠涓叩钠骷芏群透映錾南到y(tǒng)性能而被人們寄予厚望。在這種技術(shù)條件下，芯片會(huì)變得更薄，堆棧和互連也變得更加合理。如今，各種3D集成技術(shù)都在研發(fā)之中，根據(jù)不同的需求各自有其特點(diǎn)。其中的一種技術(shù)叫做3D堆棧集成電路技術(shù)（3D-SIC）,它致力于將很薄的集成電路直接堆積起來(lái)，各層之間通過(guò)具有極高密度（高達(dá)
總體來(lái)講，結(jié)合了傳統(tǒng)或者現(xiàn)代封裝技術(shù)的大馬士革結(jié)構(gòu)技術(shù)和諸如金屬電介質(zhì)混合連接技術(shù)在3D-SIC解決方案中具有很強(qiáng)的代表性。IMEC的3D-SIC技術(shù)使用這樣一種工藝流程，即通過(guò)單大馬士革工藝實(shí)現(xiàn)Si層之間的銅通孔互連（TSV），這步工藝在前道和接觸孔工藝之后，但位于后道金屬層之前。這種工藝使得1-5μm直徑的小尺寸通孔成為可能，同時(shí)使得與前道區(qū)域的阻斷最小化。更進(jìn)一步，這些通孔不會(huì)阻斷后道互連線(xiàn)的區(qū)域。在后道連線(xiàn)完成之后，Si會(huì)被從襯底底部去除從而打開(kāi)通孔，隨后硅片之間會(huì)堆疊起來(lái)并使用直接的Cu-Cu互連或者Cu-介質(zhì)層互連。
使用Cu進(jìn)行穿越Si的通孔填充
采用電化學(xué)方法用Cu填充TSV是制造流程中很重要的一步。用Cu進(jìn)行TSV填充時(shí)需要保證沒(méi)有缺陷產(chǎn)生，從而保證堆疊的多芯片器件中沒(méi)有可靠性的問(wèn)題。另外，電鍍工藝的持續(xù)時(shí)間在很大程度上決定了全部的制造成本，因此需要將其最小化。過(guò)多的Cu淀積，比如在硅片頂部表面多余的銅，要盡可能的少，這是為了減少化學(xué)機(jī)械拋光(CMP)的時(shí)間。最后，對(duì)于Cu電鍍液內(nèi)添加劑的含量對(duì)Cu電鍍機(jī)理的影響，在過(guò)去的研究中也很少被提及。
文章中，我們研究了兩種應(yīng)對(duì)上述挑戰(zhàn)的方法。在第一種方法中，我們著力于發(fā)現(xiàn)電鍍工藝中添加劑的作用和電流密度的影響。在第二種方法中，我們著力于減少硅片表面Cu的淀積。兩種方法都得到了沒(méi)有空洞的電鍍Cu填充的3D通孔，同時(shí)電鍍時(shí)間也大為縮短。
方法一：優(yōu)化添加劑成分和電流密度
在最理想的情況下，被電鍍Cu完全填充的通孔應(yīng)該沒(méi)有空洞，并且有盡可能少的殘留銅。從經(jīng)濟(jì)的角度看，填充時(shí)間最好盡可能的短。填充的結(jié)果依賴(lài)于幾個(gè)因素，比如電鍍時(shí)的電流密度和填充工藝中添加劑的成分。添加劑包括有機(jī)平坦劑和促進(jìn)劑，它們存在于電鍍液內(nèi)并影響表面反應(yīng)。
IMEC已經(jīng)詳細(xì)研究了添加劑成分和電流密度對(duì)Cu電鍍工藝的影響。為了達(dá)到這個(gè)目的，我們?cè)?/SPAN>